Тенденции развития методов и средств автоматизации проектирования встроенных цифровых систем по материалам DATE 2003 Долинский М.С. Гомельский государственный университет им.Ф.Скорины dolinsky@gsu.unibel.by http://NewIT.gsu.unibel.by В Мюнхене 3-7 марта 2003 года состоялась конференция и выставка Design, Automation and Test in Europe (DATE). Обзор материалов этого события прекрасно характеризует тенденции развития средств автоматизации проектирования встроенных цифровых систем. Введение DATE - Европейская конференция и выставка, привлекающая академических исследователей, промышленных специалистов, пользователей и производителей в области проектирования, автоматизации и тестирования электронных устройств и систем. DATE 2003 спонсировалась следующими организациями: - EDAA (European Design and Automation Association, www.edaa.com) - это некоммерческая международная научная ассоциация, которая является главным организатором и спонсором ежегодных конференций DATE. - EDA Consortium (www.edac.org) - это международная ассоциация компаний, разрабатывающих средства автоматизации проектирования и предоставляюих услуги по проектированию электронных продуктов. - IEEE-CS TTTC (Institute of Electrical and Electronics Engineers - Computer Society - Test Technology Technical Council) - это организация, сосредоточенная исключительно на тестировании электронных продуктов. Председатель TTTC - Paolo Prinetto (Paolo.Prinetto@polito.it). Европейский подкомитет возглавляет Joan Figueras (figueras@eel.upc.es). - IEEE-CS DATC (Institute of Electrical and Electronics Engineers - Computer Society - Design Automation Technical Committee) - это организация, сосредоточенная исключительно автоматизации проектирования. Председатель DATC - Joe P Damore (joepdamore@aol.com) Европейский подкомитет возглавляет Massimo Vanzi (massimo.vanzi@accent.it). - ECSI (European Chips and Systems design Initiative) это консорциум Европейских организаций, развивающих методологию проектирования и стандарты. Президент ECSI - Lars-Olov Eriksson (office@ecsi.org). - Российская академия наук, ИППМ, контактное лицо - Александр Стемпковский (stal@ici.ru). ACM/SIGDA (ACM Special Interest Group on Design Automation, www.sigda.org) - это профессиональная организация, доступная для любого члена EDA-сообщества. ACM/SIGDA спонсирует конференции, публикует их материалы и выпускает соответствующие компакт-диски, имеет много программ для поддержки студентов. - IFIP WG 10.5 (International Federation of Information Processing - Working Group on Design and Engineering of Electronic Systems) - возглавляется Flavio Wagner (flavio@inf.ufrgs.br), представитель в Европе Franz Rammig (franz@uni-paderborn.de). Небходимо отметить сильную переориентацию DATE 2003 (по сравнению с предыдущими DATE-конференциями) от академических исследователей к реальным разработчикам, коммерческим организациям, промышленным предприятиям. Прежде всего это выразилось в существенном пополнении научной части DATE 2003 различными учебными и практическими семинарами (tutorials, hand-on tutorials, master-classes), проведенными различными фирмами непосредственно накануне открытия конференции. Далее, в рамках конференции были ярко выделенные направления (Track) прикладной направленности: Track A: Ambient Intelligence ("окружающая интеллектуальность") Track B: Reconfigurable Computing ("конфигурируемые вычисления") Track C: Тестирование Track D: Designers Forum (проектирование аппаратного обеспечения) Track E: Embedded Software Forum (разработка программного обеспечения) И только секции трека F были разнородными, куда попало все, что не совпало с тематикой треков A-E. Во все треки в первую очередь принимались доклады о разработках, зарекоменовавших себя на практике или имеющие реальную практическую перспективу. Мощным подтверждением сильной переориентации DATE на нужды практических разрабочиков стало внедрение специальных сквозных секций в программу конференции - Designers' Forum (1D-7D) и Embedded Software Forum (1E-10E), посвященных практическому опыту разработки аппаратного и программного обеспечения Наконец, огромное количество групп по интересам провели свои встречи в рамках DATE: Организация Ответственный EDAA Main Board - Peter Marwedel SoC Design face2face Discussion Forum - Barrie Ross-Dow OpenAccess Interoperability Workshop - Kate Tapley Accellera Member Meeting - Georgia Marszalek CMP Users Meeting - Hubert Delori EDAA General Assembly - Ahmed Jerraya VSI Alliance European Forum - Larry Rosenberg EDAA PhD Forum - Luca Benini www-micrel.deis.unibo.it/EDAAFORUM ETW (European Test Workshop) Steering Committee - Dimitris Gizopoulos IEE SoC Professional Network Executive Team Meeting - Barrie Ross-Dow IEEE CS German Chapter Meeting - Reiner Hartenstein ITEA _SOPHOCLES_ Technical Meeting - Anne-Marie Fouilliart IEE System-on-Chip Professional Network Lecture and Buffet - Barrie Ross-Dow European SystemC Users Group Meeting - Axel Braun www-ti.informatik.uni-tuebingen.de/~systemc ACM/SIGDA Member Meeting - Robert A. Walker IEEE D&T Round Table - Yervant Zorian ETTTC (European Test Technology Technical Council) Meeting - Joan Figueras http://dit.upc.es/etttc IEEE P1500 Standard Working Group - Yervant Zorian Leonidas Project Presentations - Martin Frerichs Required Leonidas Project Meeting - Martin Frerichs SystemC_AMS Study Group - Karsten Einwich Alain Vachoux ITEA _SOPHOCLES_ Demo Session - Anne-Marie Fouilliart IEEE DASC WG P1076.1 (VHDL-AMS) - Tom Kazmierski DATE Sponsors Meeting - Peter Marwedel Некоторые компании провели встречи пользователей своих продуктов, в том числе: Verisity Design Verification Club, - Heather Garcia Synopsys User Group (SNUG) - Regina Musetta . В рамках DATE 03 был также проведен University Booth, где представлялись системы автоматизации проектирования, разработанные в университетах и научно-исследовательских институтах. 1. Учебные и учебно-лабораторные семинары. Далее приводятся названия семинаров, называются их организаторы, обосновывается их актуальность, кратко излагаются цели и содержание: "Моделирование систем с помощью SystemC" Организатор: Rachael Mahoney, Doulos, UK Лектор : John Aynsley, Doulos, UK Сложность современных систем и SoC-проектов вынуждает переход к более высоким уровням абстракции, нежели RTL. Для большинства проектируемых сегодня систем, содержащих значительную часть программного обеспечения, существующие языки, методологии и средства не адекватны проектированию на системном уровне. SystemC - это библиотека C++ классов, предназначенная для моделирования систем, содержащих как аппаратное, так и программное обеспечение на различных уровнях абстракции и с использованием смешанных моделей вычислений. SystemC изначально был ориентирован на моделирование на уровне транзакций шин и успел себя положительно зарекомендовать здесь. Данный тьюториал включает обзор SystemC, введение в ключевые особенности SystemC 2.0, обсуждение основных уровней абстракции и учебный пример, демонстрирующий практическое использование SystemC для моделирования на уровне транзакций. Учебный пример уточняется от абстрактной функциональной модели (без учета временных задержек) FIFO-каналов, к модели учитывающей временнные задержки, и далее к поцикловой модели, включающей и аппаратные, и программные компоненты. Представлен простой пример разделения функций между программным и аппаратным обеспечением. Далее обсуждается представленный процесс уточнения спецификаций. Рассматривается производительность и адеватность симуляции с помощью SystemC на различных уровнях абстракции. "Инфрастуктурные IP-компоненты для поддержки SoC" Организатор: Dimitris Gizopoulos, Piraeus U, GR Лектор: Yervant Zorian, Virage Logic, US В дополнение к функциональным IP-компонентам, сегодняшние SoC обязательно содержат специальные IP-блоки, называемые инфраструктурными, которые обеспечивают адекватные уровни поддержки и надежности. В тьюториале представляются примеры таких встроенных IP-компонент для анализа и обнаружения ошибок, и их коррекции. Данный тьюториал - это часть IEEE Computer Society TTTC Test Technology Educational Program (TTEP) 2003. "Реконфигурируемые вычисления: основы, архитектуры, средства" Организатор: Andreas Koch, TU Braunschweig, DE Лектор: Andreas Koch, TU Braunschweig, DE Реконфигурируемые вычисления - важный архитектурный подход в нынешнее время - при росте емкости чипа и усилении требований к гибкости чипа. Цель данного тьюториала - ознакомить с концепцией реконфигурируемых вычислений (Reconfigurable Computing) профессионалов, имеющих опыт в разработке чипов и систем традициоными методами. Посетители должны быть знакомы с таким языком описания аппаратуры как Verilog, а также с таким языком программирования как C. Первая часть тьюториала посвящена основным понятиям реконфигурируемых вычислений, приводятся важные примеры. Вторая часть иллюстрирует исследование архитектур и дает пример реконфигуриуемого сопроцессора. В третьей части обсуждается порядок проектирования реконфигурируемых систем. При этом в равной степени было уделено внимание обоим методам - ручному HDL-программированию и автоматической компиляции из высокоуровневых описаний. В заключение был приведен обзор коммерческих реконфигурируемых чипов, IP-компонент и программных средств разработки реконфигурируемых систем. "Анализ производительности SoC-проектов в области коммуникации" Организатор: Rolf Ernst, TU Braunschweig, DE Лекторы: Rolf Ernst, TU Braunschweig, DE Andreas Herkersdorf, IBM, CH Lothar Thiele, ETH Zurich, CH Анализ производительности - важная задача при проектировании реальных сложных систем сегодня. Хорошо известно, что имеются серьезные проблемы решения этой задачи с помощью симуляции. С другой стороны, имеется значительный прогресс в аналитических методах, которые могут дополнять или даже заменять симуляцию при оценке производительности. Данный тьюториал представляет новые аналитические методы и демонстрирует их на учебных проектах. В первой части тьюториала был дан обзор оценок производительности моделирования, начиная от одиночных процессов и заканчивая, сложными гетерогенными коммуникационными системами. Вторая часть рассматривала такую важную прикладную область как сетевые процессоры, в которой оценка производительности имеет высокую важность для оптимизации проекта и анализа верификации. В третьей часть было показано как применять методы формального анализа к проекту сетевого процессора. "Мультипроцессорные системы и сети на кристаллле" Организатор: Ahmed Jerraya, TIMA, Grenoble, FR Лекторы: Giovanni De Micheli, Stanford U, US Sungjoo Yoo, TIMA, Grenoble, FR Luciano Lavagno, Politecnico di Torino, IT Ahmed Jerraya, TIMA, Grenoble, FR Современные SoC-проекты показывают ясную тенденцию к интеграции множества процессоров на одном кристалле. Типичные мультипроцессорные приложения такие как сетевые процессоры, мультимедийные хабы, и телекоммуникационные устройства имеют строгие ограничения по времени проектирования и производительности, что, в свою очередь, требует эффективного цикла проектирования. Традицией становится разрабатывать большие проекты, такие как сеть на кристалле. Основная проблема - обеспечить разработку соединением стандартных компонент как это делается для плат уже много лет. Переход к мультипроцессорным системам и сетям на кристалле создал несколько проблем в процессе проектирования. Данный мастер-класс выделяет 4 основных направления. Проф. Giovanni De Micheli рассмотрел системы, которые будут проектироваться через 5-10 лет на базе 50-100 нм технологий. Он рассказал о существенных проблемах межсоединений в новых технологиях и необходимости их разрешения на базе наработанных сетевых технологий. Он привел несколько практических примеров. Док. Sungjoo Yoo представил обзор коммуникационных архитектур на кристалле, с учетом программных и аппаратных аспектов. Программная часть включает операционную систему, драйверы устройств и HAL (Hardware Abstraction Layer). Аппаратная часть может включать коммуникационные сопроцессоры, такие как DMA, шинные/сетевые интерфейсы, динамические/статические роутеры, и память. Он также объяснил такие архитектуры коммуникационных интерфейсов как VIA (Virtual Interface Architecture) и I2O (Intelligent I/O) в контексте SoC-проектов. Проф. Luciano Lavagno рассказал об основных концепциях патформенно-ориентированного проектирования, объяснил как минимизируется время выхода на рынок при разделении труда между разработчиками (IP провайдерами) и пользователями (исполнителями реальных проектов) за счет максимизации гибкости и повторного использования. Док. Ahmed Jerraya представил подход, основанный на построении систем из базовых IP-модулей. Подход обеспечивает естественный путь абстракции программно/аппаратных интерфейсов для мультипроцессорных и сетевых приложений. Подход использует аппаратные интерфейсы, чтобы адаптировать компоненты к коммуникационной сети и программный слой, включая операционную систему, чтобы изолировать прикладное программное обеспечение от архитектуры. "Современные достижения в верификации, проверке эквивалентности и SAT-решателях" Организатор: Dhiraj Pradhan, Bristol U, UK Лекторы: Dhiraj Pradhan, Bristol U, UK Magdy Abadir, Motorola, US Li-C Wang, UC Santa Barbara, US В первой части тьюториала описывается поток проектирования и роль RTL-верификации. Дается обзор методов верификации, включая методы, основанные на симуляции, основные концепции проверки эквивалентности и автоматической генерации тестов. Далее представляется обзор решателей: структурная верификация; решатели основанные на BDD; решатели, основанные на SAT. Во второй части более детально обсуждаются концепции SAT-решателей и представляются некоторые новые методы. Далее приводится обзор различных коммерчески доступных программных средств и области их применения. В заключение выделяется ряд нерешенных проблем, в том числе проектирование для верифицируемости и даются потенциальные направления развития. В рамках предварительных мероприятий были проведены также учебно- лабораторные семинары (hand-on tutorials) по проектированию портативных электронных систем. Цель - дать присутствующим опыт реальной разработки. Это позволяет оценить полезность демонстрируемых инструментальных средств при выполнении собственного специфического проекта. После короткого введения, участники собственноручно выполняли учебные проекты на рабочих станциях Sun под руководством представителя от поставщика инструментальных средств. 1030-1300: Axis Systems (www.axiscorp.com) и CoWare, Inc. (www.coware.com) Проектирование портативных электронных устройств требует создания не только новых аппаратных архитектур, но и программных компонент, которые могут бесшовно взаимодействовать со специфицированной архитектурой. Связь между аппаратными и программными компонентами состоит их декодеров адреса, мостов, декодера приоритета прерываний и драйверов устройств. Реальная разработка компонент зависит от протоколов, связанных с различными элементами. В связи с большим количеством слоев абстракции аппаратного и программного обеспечения проектов, многие SoC-команды переключаются на платформенно-ориентированное проектирование. В данном тьюториале CoWare и AXIS совместно демонстрируют возможности по успешному проектированию и верификации сложных платформенно-ориентированных SoC, которые позволяют разработчикам начать создание проекта на архитектурном уровне и переходить к уровню реализации, автоматизируя многие шаги и повторно используя ранее спроектированные блоки. Подчеркиваются две основные проблемы платформенно-ориентированного проектирования: - Как выбирать компромиссные решения? - Как верифицировать всю систему в целом? Используя систему проектирования CoWare N2C, посетители начинают проект на системном уровне и, последовательно двигаясь через различные уровни абстракции, получают готовый к логическому синтезу верифицированный проект беспроводного цифрового устройства. Во время проектирования определяется какой из блоков устройства лучше подходит для реализации в аппаратной части, а какой - в программной. Затем пользователи выбирают подходящую архитектуру для аппаратного и программного обеспечения и анализируют сделанный выбор. Проводится высокоуровневый архитектурный анализ взаимодействия между компонентами системы, загрузки процессора, шин и памяти, кеш-попаданий и промахов, поведения страниц. Может быть также проанализирована активность переключений на предмет оценки потребления энергии. После завершения анализа посетители имеют возможность использовать такие продукты Axis Systems как Xsim, Xtreme и Xpert для верификации созданного проекта, используя комбинацию симуляции, аппаратной акселерации, эмуляции и ко-верификации программного и аппаратного обеспечения. Верификация проекта выполняется на одной машине с использованием реконфигурируемой системы, которая адаптирует различные уровни абстракций проекта и обеспечивает все перечисленные выше способы верификации. Пре-реквизиты: участники должны быть знакомы с использованием C++ для SoC-проектирования. Они также должны быть знакомы с такими технологиями верификации, как эмуляция и симуляция. 1430-1800: Aldec, Inc. (www.aldec.com) и Summit Design (www.sd.com) В данном тьюториале посетителям предлагается спроектировать DSP-устройство, состоящее из цифрового усилителя и графического эквалайзера. Хотя этот проект использует БПФ (быстрое преобразование Фурье)-компоненты, оно может быть размещено в FPGA для повышения гибкости и сокращения стоимости разработки. Проект состоит из VHDL и Verilog компонент, посетители синтезируют проект и верифицируют его, тестируя реализацию в FPGA-чипе, используя разработки Aldec и Summit Design, интегрированные в Riviera-Elite. Riviera-Elite состоит из симулятора Riviera фирмы Aldec, который бешовно интегрирован со средой разработки Visual Elite от Summit Design. Riviera-Elite является кросс-платформенным продуктом, позволяя свое исполнение в среде UNIX, Linux, Windows NT. Обеспечивается одновременная симуляция VHDL, Verilog и EDIF-описаний. Созданный проект может использоваться как цифровой усилитель и графический эквалайзер для аудио-приложений. Проект включает в себя следующие компоненты: 1. Высокоуровневое описание 2. Главное устройство управления 3. Устройство разделения каналов 4. Двойной усилитель 5. Двойной фильтр 6. Двойной БПФ-преобразователь (Два 16-точечных БПФ, выполненных как EDIF IP-компоненты) 7. Тест 1430-1800: TNI-Valiosys, Sonics Inc., Texas Instruments www.tni-valiosys.com/?p=industry&s=semiconductor&ss=improvehdl&type=overview С быстрым расширением рынков беспроводных, сетевых и мультимедиа устройств, мы видим рост требований к SoC-системам, интегрирующим высокоскоростные и низкопотребляющие IP-компоненты. Портируемость IP-компонент становится критической составляющей успешности большинства SoC-проектов. Чтобы успеть в отведенные сроки, инженеры вынуждены повторно использовать и интегировать в свои проекты IP-компоненты на базе стандартных интерфейсов. Чтобы гарантировать безболезненную интеграцию IP-компонент, нужны средства, проверяющие соответствие IP-компоненты стандарту на интерфейс. OCP (Open Core Protcol) - это эффективный стандарт соединения компонент, который был выдвинут и адаптирован группой производителей устройств и разработчиков IP-компонент, включая UMC, MIPS, Nokia, Texas Instruments и Sonics, для того, чтобы приблизить проектирование SoC-систем на базе стандартных IP-компонент к режиму "plug-and-play". Используя OCP, разработчики IP-компонент и SoC могут сделать свои системы независимыми от специфических протоколов шин. Обычно, инженеры должны модифицировать протокол интерфейса IP-компоненты и соответствующий набор тестов и средств верификации, для того, чтобы интегрировать IP-компоненту в новый проект. OCP исключает эту необходимость. Тьюториал состоит из лекции, за которой следуют лабораторные работы. Лекция дает основные концепции OCP и ABFV (Assertion-Based Formal Verification), описывая также общую библиотеку assertions. Затем в качестве примера используется маленький проект, чтобы продемонстрировать пользователям различные сценарии верификации OCP. Ошибки, о которых сообщает imPROVE-HDL, могут быть проанализированы и отслежены на исходном RTL-описании с помощью Novas Debussy. 1400-1730: Doulos, Synopsys, ARM Проектирование портативных электронных систем требует гибкого компромисса между аппаратным и программныи обеспечением в течение всего жизненного цикла, а также между поколениями для того, чтобы лучше использовать эволюцию технологии и соответствовать ограничениям на потребление энергии. Конечная архитектура может быть не очевидна после описания всей требуемой функциональности на системном уровне, а разработка программного обеспечения может начинаться прежде чем окончательно утверждается аппаратная архитектура. В последние годы выдвинуто множество различных подходов с целью упростить поток проектирования, что инициирует взаимодействие на многих уровнях между аппаратным и программным обеспечением. SystemC - это библиотека C++ классов, изначально сориентированная на моделирование систем, включающих аппаратное и программное обеспечение, включая транзактное моделирование шин и процессорных систем. Сейчас SystemC расширяется, чтобы включить моделирование RTOS (Real Time Operating System). Цель SystemC - учесть тот факт, что функциональность мигрирует из аппаратного обеспечения в программное, а большинство встроенного программного обеспечения уже написано на C++. Данный лабораторный практикум помогает присутсвующим оценить возможности языка SystemC для проектирования портативных электронных систем с использованием Synopsys CoCentric System Studio. Вначале выполняется введение в SystemC, затем объясняются принципы ко-верификации программного и аппаратного обеспечения с использованием SystemC. Возможность языка и средств разработки в симуляции портативных систем, содержащих программное и аппаратное обеспечение исследуется на примере платформы ARM PrimeXsys PWP. Эта платформа использует системные модели процессора ARM926, взаимодействующие посредством шины AMBA с периферийными устройствами ARM PrimeCell. CoCentric System Studio фирмы Synopsis - это SystemC симулятор и среда спецификации для совместной верификации и анализа алгоритмов, архитектуры, аппаратного и программного обеспечения на множестве уровней абстракции. Присутствующие имели возможность симулировать простой программно-аппаратный проект во время практикума. www.doulos.com 0900-1230: ChipVision Проектирование систем с малым потреблением энергии становится весьма важным в связи с широким распространением беспроводных, сетевых и других электронных приложений. Высокое потребление энергии сокращает срок службы батарейки мобильных устройств, увеличивает стоимость эксплуатации и уменьшает их надежность. Следовательно, учет аспектов потребления энергии становится важной компонентой процесса проектирования во временном и стоимостном отношениях. Проектные решения, принятые на ранних стадиях процесса разработки, во время проектирования системного уровня, имеют огромное влияние на потребление энергии. Данный лабораторный практикум представляет значительно более эффективную, нежели традиционные, методологию проектирования, основанную на использования недавно разработанного программного комплекса ORINOCO. ORINOCO разработан специально для анализа потребления энергии на системном уровне. Он позволяет гибкую обработку различных вариантов схем и обеспечивает возможность изучать влияние обрабатываемых данных на потребление энергии. ORINOCO позволяет разработчику выполнять анализ и оптимизацию потребления энергии на поведенческом уровне, основываясь на стандартных языках спецификации например, SystemC или C/C++, а также обеспечивает исследование проектного пространства. Участники практикума получили реальный опыт эффективности данной методологии. Хотя данная парадигма предполагает проектирование на высоком уровне, а большинство участников еще не оценило преимуществ анализа и оптимизации потребления энергии на системном уровне, практикум принес пользу. Участники получили практический опыт работы с уникальным продуктом ORINOCO, базирующемся на результатах многолетних исследований и разработок. Участники сами выполнили оценки потребления энергии различными алгоритмами, исполняемыми на системном уровне. Эти оценки были получены за минуты в отличие от дней и недель, требуемых при традиционных подходах. www.chipvision.com, www.lowpower.de 2. Наши на DATE 2003 Конференция в рамках DATE 2003 начала свою работу с вручения наград лучшим докладам DATE 2002 : ANALYSIS OF NONLINEARITIES IN RF FRONT END ARCHITECTURES USING A MODIFIED VOLTERA SERIES APPROACH M. Goffioul, P. Wambacq, G. Vandersteen, S. Donnay, IMEC, BE USING PROBLEM SYMMETRY IN SEARCH BASED SATISFIABILITY ALGORITHMS E.I. Goldberg, Cadence Berkeley Labs, US M.R. Prasad, Fujitsu, US R.C. Brayton, UC Berkeley, US REDUCING TEST APPLICATION TIME THROUGH TEST DATA MUTATION ENCODING S. Reda, A. Orailoglu, UC San Diego, US Интересно отметить, что одним из лауреатов стал E.I.Goldberg, воспитанник белорусской научной школы, ныне работающий в Cadence Berkeley Labs. Продолжая тему наших соотечественников на DATE 2003, приведем полный список докладов, в представлении которых принимали участие ученые из бывшего Советского Союза: - POWER EFFICIENCY THROUGH APPLICATION-SPECIFIC INSTRUCTION MEMORY TRANSFORMATIONS, P.Petrov, A.Orailoglu, UC San Diego, US - STATISTICAL TIMING ANALYSIS USING BOUNDS A. Agarwal, D. Blaauw, V. Zolotov, S. Vrudhula, Michigan U, US - APPROXIMATION APPROACH FOR TIMING JITTER CHARACTERIZATION IN CIRCUIT SIMULATORS M.M.Gourary, S.G.Rusakov, S.L.Ulyanov,M.M.Zharov, Russian Academy of Sciences, RU; K.K.Gullapalli, B.J.Mulvaney, Motorola, US - DFT FOR TESTING HIGH-PERFORMANCE PIPELINED CIRCUITS WITH SLOW-SPEED TESTERS, M.Nummer, M.Sachdev, Waterloo U, CA - A NEW SIMULATION TECHNIQUE FOR PERIODIC SMALL-SIGNAL ANALYSIS M.M. Gourary, S. G. Rusakov, S. L.Ulyanov, M.M.Zharov, Russian Academy of Sciences, RU; B.J.Mulvaney, Motorola, US - RUNTIME CODE PARALLELIZATION FOR ON-CHIP MULTIPROCESSORS M. Kandemir, W. Zhang, Penn State U, US; M. Karakoy, Imperial College, UK - EQUISOLVABILITY OF SERIES VS. CONTROLLER'S TOPOLOGY IN SYNCHRONOUS LANGUAGE EQUATIONS N. Yevtushenko, Tomsk State U, RU; T. Villa, PARADES, IT; R. Brayton, A Sangiovanni-Vincentelli, UC Berkeley, US; A. Petrenko, CRIM, Montreal, CA; - BUILDING FAST AND ACCURATE SW SIMULATION MODELS BASED ON HARDWARE ABSTRACTION LAYER AND SIMULATION ENVIRONMENT ABSTRACTION LAYER S. Yoo, I. Bacivarov, A. Bouchhima, Y. Paviot, A.A.Jerraya, TIMA Laboratories, FR - AUTOMATIC GENERATION OF SIMULATION MONITORS FROM QUANTITATIVE CONSTRAINT FORMULA X. Chen, H Hsieh, UC Riverside, US; F. Balarin, Y Watanabe, Cadence Berkeley Labs, US - TIME DOMAIN MULTIPLEXED TAM: IMPLEMENTATION AND COMPARISON Z Ebadi, A. Ivanov, British Columbia U, CA - REDUCING MULTI-VALUED ALGEBRAIC OPERATIONS TO BINARY J-H. Jiang, R. Brayton, UC Berkeley, US; A. Mishchenko, Portland State U, US - DATA VOLUME REDUCTION IN DUMMY FILL GENERATION Y. Chen, UCLA, US; A. B. Kahng, Y. Zheng, UC San Diego, US; G. Robins, Virginia U, US; A. Zelikovsky, Georgia State U, US - VERIFICATION OF PROOFS OF UNSATISFIABILITY FOR CNF FORMULAS E. Goldberg, Cadence Berkeley Labs, US; Y. Novikov, Belarus National Academy of Sciences, BL - VISUALIZATION AND RESOLUTION OF CODING CONFLICTS IN ASYNCHRONOUS CIRCUIT DESIGN A. Madalinski, A. Bystrov, V. Khomenko, A. Yakovlev, Newcastle upon Tyne U, UK - STG OPTIMISATION IN THE DIRECT MAPPING OF ASYNCHRONOUS CIRCUITS D. Sokolov, A. Bystrov, A. Yakovlev, Newcastle upon Tyne U, UK Резюмируя эту тему, подчеркнем, что нашими соотечественниками из России были представлены доклады от Российской Академии Наук и Томского государственного университета, а из Беларуси - от Белорусской Национальной Академии Наук. В то же время наши соотечественники были соавторами представленных работ из нескольких университетов США (UC San Diego, Michigan U, Portland State U, Georgia State U), Канады (British Columbia U), Великобритании (Newcastle upon Tyne U, Imperial College), фирм США (Cadence Berkeley Labs) и Канады (CRIM, Montreal). 3. Пленарные доклады Конференция DATE 2003 началась с двух приглашенных пленарных докладов: AMBIENT INTELLIGENCE Emile Aarts, вице-президент Philips Research Laboratories,Eindhoven, NL В ближайшем будущем люди получат доступ к распределенным сетям интеллектуально взаимодействующих устройств, которые обеспечат их информацией, коммуникацией и развлечением в любое время, в любом месте. Более того, эти сетевые системы будут адаптироваться к пользователю и даже следовать его вкусам. Эти будущие системы станут существенно отличаться от современного оборудования по способу интеграции в человеческую среду и средствам взаимодействия с ней. Ambient Intelligence (буквально - "окружающая интеллектуальность) - это термин, который используется, чтобы обозначить новую парадигму для вычислений и взаимодействий, ориентированных на пользователя. Естественными характерными чертами этой новой концепции становятся ubiquitous computing (буквально - "вездесущие вычисления"), естественное взаимодействие и интеллектуальность. Последние достижения в технологии, Internet, рынок потребительской электроники и социальное развитие обзначили, что эта концепция может стать реальностью уже в ближайшем будущем. Уже существуют первые прототипы "окружающей интеллектуальной среды", хотя концепция находится еще только в стадии зарождения. Требуются также дополнительные исследования междисциплинарных команд ученых и инженеров, которые способны интегрировать такие разнообразные дисциплины как проектирование аппаратуры, разработка программного обеспечения, науки о человеке. SEMICONDUCTOR CHALLENGES Andrea Cuomo, вице-президент, STMicroelectronics, IT Полупроводники будут играть ключевую роль в технологической эволюции в течение ближайших 20 лет. У нас уже есть множество важных технологий: нанотехнологии, биоэлектроника, фотоника. Центральная роль интегральных схем в экономике будет становится все сильнее и сильнее в будущем, начиная с конвергенции памяти, секретности, видео, аудио, мобильности и связности. Системы конвергируют и интегральные схемы конвергируют вместе с системами. Фундаментальная проблема - как транслировать знания из отдельных отраслей в единую архитектуру. Ключевой фактор разрешения этой проблемы - построение правильной культуры. Это означает необходимость построить организацию для иннновации с верной пропорцией креативности, личной инициативы и исполнительского мастерства. Среди секционных заседаний конференции подчеркнуто выделены две горячие темы для обсуждения AMBIENT INTELLIGENCE и RECONFIGURABLE COMPUTING: 4. AMBIENT INTELLIGENCE (окружающая интеллектуальность) Ambient Intelligence - это комбинация регулярно доступных сетевых цифровых устройств, выполняющих такие функции как развлечение, образование, безопасность и т.д. Технология должна быть сделана прозрачной, встроенной в нашу окружающую действительность, присутствуюей везде, где мы ощущаем потребность в ней, обеспечивать простое взаимодействие и быть приспособленной ко всем нашим органам чувств. Интеллектуальными называются системы, которые могут автономно реагировать на их окружение в частности, на поведение пользователей. Например, интеллекутальная домашняя среда может позволить пользователям выбирать песни из огромной базы данных просто прослушивая куски мелодий, или принимая во внимание персональные предпочтения и настроения распознанных пользователей. Ambient Intelligence (AmI) будет иметь огромное влияние на встроенные системы и цифровое проектирование. AmI вводит многие новые медиа-приложения и новые концепции взаимодействия с пользователем. AmI требует проектирования мощных вычислительных средств для обработки медиа и взаимодействия с пользователями, а также мощной вездесущей коммуникационной инфраструктуры. Одновременно, AmI требует чрезвычайно дешевых и малопотребляющих устройств (обеспечивающих вычисления и коммуникации), окружающих пользователя. Секция 1A "Состояние и достижения в Ambient Intelligence: связывая абстрактные идеи с концепциями реального мира" собрала представителей Philips (NL), European Union, Unit for Microelectronics, (BE); CMU (US), Infineon (DE). Общее мнение: на текущий момент Ambient Intelligence - абстрактное понятие, и потому не может быть использовано непосредственно при принятии решений о выделении фондов, определении исследовательских проектов и разработке бизнес-планов. Понятие Ambient Intelligence будет разрабатываться далее в рамках рабочей программы Европейского Союза (European Union's framework) в следующих направлениях: мобильность и само-управление, электронные ткани, органическая электроника. Секция 2A "Введение в Ambient Intelligence" собрала представителей TU Eindhoven (NL), Bologna U (IT), MIT (US), Palo Alto Research Center (US). Под AmI подразумевается то, что высококачественные информация и развлечения становятся легко доступными любому человеку, в любом месте, в любое время и на любом устройстве. Насколько реалистичен такой подход? И что он требует от технологий? AmI интегрирует концепции от вездесущих вычислений (ubiquitous computing) до интеллектуальных систем (intelligent systems). Среда AmI должна быть чрезвычайно динамичной во многих аспектах. И потому соответствующие технологии должны быть очень гибкими и в первую очередь масштабируемыми. Эта сессия исследовала вопросы масштабируемости с точки зрения обработки, коммуникации и алгоритмов. Секция 3A "Обеспечение секретности в мобильных устройствах: новые проблемы для разработчиков" собрала следующих участников: NEC (US), Texas Instruments (US), UC de Louvain (BE). Поскольку интеллектуальные электронные системы распространяются на все аспекты нашей жизни, получая, храня и передавая широкий диапазон наших жизненно-важных персональных данных, секретность становится важным фактором, который должен обеспечиваться чтобы обеспечить развитие многих имеющихся и будущих областей применения. Мобильные устройства, которые играют критическую роль в реализации концепции AmI, наиболее трудно обеспечить секретностью, так как они зачастую основаны на общей (беспроводной) среде передачи информации, а кроме того, легко могут быть потеряны или украдены в связи со своими маленькими размерами и мобильностью, и, наконец, они в значительной степени ограничены в стоимости, вычислительных и энергетических ресурсах. На секции были обсуждены аспекты секретности мобильных устройств. Эти аспекы были транслировали в проблемы, которые встают перед системными архитекторами, разрабочиками программного и аппаратного обеспечения: разрыв между мощностью обработки и возможностями питания, эффективная защита содержимого устройств и т.д. Рассмотрены как коммерческие технологии, так и инновационные предложения. 5. RECONFIGURABLE COMPUTING (реконфигурируемые вычисления) Reconfigurable Computing (RC) дает дополнительную степень свободы в оптимизации стоимости встроенных систем, их энергопотребления, производительности, надежности, стоимости и времени проектирования и вообще, гибкости. Успешное применение RC в новых продуктах требует интеграции многих дисциплин. Секция 4B "Планирование в реконфигурируемых вычислениях", Организаторы: TU Braunschweig (DE), Bridges2Silicon (DE). Эта секция посвящена перспективным исследованиям в реконфигурируемых вычислениях. Первые два доклада представили алгоритмы планирования разделенных на блоки реконфигурируемых устройств, и, соответственно, "coarse grain" (ориентированные на параллельность на уровне задач) архитектуры. Последний доклад описывает абстрактный уровень аппаратного обеспечения, который позволяет заменять аппаратные процессы между различными целевыми платфомами. Секция 5B "Динамические реконфигурируемые системы на кристалле - промышленная перспектива", организатор: Xilinx, US. Исследования в области динамически реконфигурируемого аппаратного обеспечения ведутся в академической среде уже много лет. Сторонники такого подхода утверждают, что динамически реконфигурируемая логика - это дальнейшее развитие идеологии программирования - по сравнению с микропроцессорами. В качестве области применения таких устройств предсказывается встроенная телекоммуникация. Скептики отвечают, что динамически реконфигурируемая логика - это решение, которое ищет проблемы. И что сегодня не видно приложений, которые вызывают потребность в применении динамически реконфигурируемой логики. Секция 6B "Реконфигурируемые вычисления - различные перспективы". Организаторы: Tuebingen U/FZI (DE), IMEC (BE). Xilinx (US), Tensilica (US), Actel (US), Chameleon Systems (US), Axis Systems (US). В связи с сокращением времени на проектирование и постоянно изменяющимися спецификациями проекта гибкость становится ограничением номер один в разработке SoC в будущем. Добавление в список ограничений эффективности использования ресурсов и энергетической оптимальности делают потребность в реконфигуиуемых вычислениях еще более актуальной. В этой сессии различные представители промышленности и исследовательских организаций дебатировали свои подходы к реконфигурируемым вычислениям. Секция 7B "Исследование проектного пространства для реконфигурируемых вычислений", организаторы - Xilinx (US), IMEC (BE) Первый доклад представил метод исследования проектного пространства для реконфигурируемого процессора, ориентированный на разработчиков с хорошей программистской подготовкой. Второй доклад представил методику трансляции C-программ в XPP (eXtreme Processing Platform). Третий доклад представил разработку алгоритма RSA в FPGA для криптографии с открытым ключем. Секция 10B "Динамическое управление ресурсами для реконфигурируемых систем". Организаторы - Actel (US), Politecnico di Torino (IT). В данной сессии обсуждались различные алгоритмы управления ресурсами программного и аппаратного обеспечения в реконфигурируемых системах. 6. Форум разработчиков программного обеспечения Секция 1E "Встроенные операционные системы для SoC" Организаторы: TU Delft (NL), TU Braunschweig (DE) Программное обеспечение становится все более и более важным для SoC. Доклады, представленные в этой секции, отражают опыт разработки встроенных ОС на Motorola (FR), STMicroelectronics (IT), Volkswagen (DE), LIP6 UPMC (FR). Секция 2E "Операционные системы: абстракция и targeting (переориентация на новые архитектуры)". Организаторы: TIMA Laboratory, FR, STMicroelectronics (IT). Операционная система - "позвоночник" взаимодействия аппаратного и программного обеспечения. Моделирование и targeting (переориентация на новые архитектуры) ОС становится ключевым фактором проектирования и валидации электронных систем. Эта сессия представила три инновационных работы в области моделирования и targeting ОС. Секция 3E "Проектирование и разработка программного обеспечения для встроенных систем". Организаторы: Thales (FR), STMicroelectronics (FR). Растущая сложность встроенных систем заставляет разработчиков использовать новые программные технологии в дополнение к традиционным технологиям разработки систем. Эта сессия рассматривает "горячие темы" в разработке программного обеспечения встроенных систем. Секция 4E "Встроенные операционные системы для SoC". Организаторы: TIMA Laboratory (FR), TU Denmark (DK) Встроенные операционные системы (OS или RTOS) могут стать следующим уровнем абстракции взаимодействия между разработчиками программного и аппаратного обеспечения. Это может быть использовано для разработки программного обеспечения независимо от аппаратного обеспечения. В этом случае разработчики аппаратного обеспечения SoC должны обеспечить ОС как программный слой для проектируемых SoC. ОС действует здесь как Hardware Abstraction Layer (HAL) (слой абстракции аппаратного обеспечения) между аппаратной платформой и прикладным программным обеспечением. ОС может быть скрыта несколькими программными слоями и может быть частично реализована в аппаратном обепечении. Данная сессия посвящена исследованиям в этой вновь возникающей технологии. Первая презентация дает введение в концепцию HAL. Вторая презентация обсуждает подходы к распределению функций ОС между программными и аппаратными реализациями. Третья презентация приводит пример разработки программного обеспечения встроенной системы. Секция 5E "Оптимизация программного обеспечения для встроенных систем". Организаторы: RWTH Aachen (DE), Castilla-La Mancha (ES). В данной сессии представлены новые методы оптимизации встроенного программного обеспечения на различных уровнях абстракции. Первый доклад фокусируется на трансформациях исходного текста, а следующие два описывают методы копиляции. Последний доклад представляет квази-статическое планирование для встроенных систем. Секция 6E "Методы разработки энергосберегающего программного обеспечения". Организаторы: NEC (US), Dortmund U (DE). В этой сессии представлены новые методы анализа и оптимизации программного обеспечения для сложных энерго-ограниченных систем. Секция 7E "Разработка программного обеспечения для безопасной автоматики". Организаторы: TU Braunschweig (DE). Программное обеспечение для автоматики в большинстве случаев должно обеспечивать требования безопасности. Сложные распределенные программные функции представляют огромные проблемы для традиционного подхода к верификации, основанного на симуляции. С другой стороны, программные функции должны соответствовать требованиям высокой устойчивости к неисправностям и требованиям безопасности систем автоматики. Для решения этих проблем проведены специальные исследования по разработке формальных подходов к проектированию безопасных систем автоматики, которые могут стать моделью для разработки безопасного и эффективного по стоимости программного обеспечения. В сессии выступают известные в данной области эксперты: Herman Kopetz разработал TTP-архитектуру. которая используется как основа для распределенных встроенных систем в Европейской автомобильной и авиа-промышленности. Ken Tindell внес значительный вклад в анализ и планирование систем реального времени и является основателем LiveDevices. Наконец, Fabian Wolf (Volkswagen) представил формальный подход к интеграции программного обеспечения в платформы автоматики. Секция 8E "Архитектуры встроенных систем". Организаторы: Politecnico di Milano (IT), DaimlerChrysler Research (DE). На этой сессии представлены подходы к проектированию архитектур встроеных систем, включая проектирование и оптимизация кеш-памяти, внутрикристальное взаимодействите, модификация системы команд пользователями. Секция 9E "Трансформации программного обеспечения, работающего в реальном времени". Организаторы: ETH Zurich (CH), Linkoping U (SE). Сессия начиналась докладом с новым подходом к трансформации данных для уменьшения кеш-промахов во встроенном программном обеспечении. Далее приводился метод трансформации программного обеспечения на блоки, чтобы обеспечить перекрытие программного обеспечения во время исполнения. Затем приводилась адаптивная схема улучшения устойчиваости ПО к ошибкам, обеспечивающая сокращение потребления энергии. Секция 10E "Низкопотребляющее программное обеспечение" Организаторы: IMEC (BE), Fujitsu (US). Эта сессия сфокусирована на оптимизацию на системном уровне посредством трансформации программного обеспечения, оптимизации компиляторов и расширений архитектуры. 7. Форум разработчиков аппаратного обеспечения Секция 1D "Примеры проектирования" (организаторы: IMEC, BE и CMP, FR) была посвящена презентации инновационных проектов в смысле компонент или SoC-проектов. В частности Ганноверский университет представил мультипроцессорную архитектуру на кристалле для мультимедийных приложений обработки цифровых сигналов. Международный коллектив докладчиков (InAccess Networks, GR; Bell Laboratories, NL; Ellemedia Technologies, GR; TU Crete, GR; NTUA Athens, GR) представил иновационный процессор протоколов на кристалле. Сотрудники UFRGS (BR) представили компактную IP-компоненту, реализующую алгоритм RIJNDAEL. Последние два доклада анализировали различные перспективы архитектуры, основанной на шине AMBA. На секция 2D "Ключевые технологии и архитектурные компоненты сетевой обработки" (Организатор: STMicroelectronics, FR). Сетевые процессоры - это первая реальная сильно-масштабируемая промышленная реинкарнация параллельно обрабатывающих архитектур. В этой специальной сессии, рассматриваются проблемы архитектур сетевых процессоров (NPU-Network Processing Unit), представлены исследовательская NPU-платформа (STMicroelectronics, FR) и два типа ключевых NPU-компонент: масштабируемая сеть на кристалле и высокопроизводительный обработчик таблиц поиска (lookup engine). Микро-сеть SPIN (LIP6 UPMC, FR) - это универсальная масштабируемая архитектура межсодинений компонент на кристалле. NPSE (STMicroeletronics, FR) - высокопроизводительный, основанный на SRAM, процессор поиска сетевых адресов, основная цель которого поддержка пересылки пакетов формата IPv4, IPv6. Проведено обсуждение его достоинств в сравнении с традиционными методами поиска, основанными на CAM (Content Adressible Memory). Секция 3D "Проектирование, основанное на SystemC" (Организаторы: Verona U, IT; Tuebingen U, DE) рассмотрела все главные аспекты проектирования на основе SystemC: верификация, нисходящее проектирование (refinement), синтез. Язык SystemC используется для верификации проекта, возможно основаной на совместной симуляции. Более того, указания по синтезу представлены в терминах нисходящего проектирования системы и автоматического синтеза. Секция 4D "Методологии исследования проектного пространства (Организаторы: Siemens ICN, IT; STMicroelectronics, FR). Доклады в этой сессии представили различные методологии оценки и исследования проектного пространства на системном уровне абстракции. В качестве основных рассматривались аспекты производительности и коммуникации. Секция 5D "Методологии проектирования" (Организаторы: Infineon, DE; Ericsson, SE). Данная сессия сфокусирована на новых методологиях проектирования, моделирования, тестирования и верификации аппаратного обеспечения. Секция 6D "Примеры проектирования на системном уровне" (Организаторы: Robert Bosch GmbH, DE; Verona U, IT). В этой сессии представлены некоторые интересные проекты системного уровня в различных отраслях (автомобильной, мультимедиа, коммуникаций) и в широком диапазоне методологий (ко-эмуляции, прототипирования, IP интеграции, реконфигурации). Секция 8D "Анализ и синтез цифровых систем" (Организаторы: Kaiserslautern U, DE; Udine U, IT). Доклады этой сессии осветили успехи в синтезе многозначной логики, оптимизации BDD, анализе последовательностных схем и вычислении времен для схем. Секция 9D "Верить в верификацию основанную на SAT?" (Организаторы: Bremen U, DE; Synopsys, US). Основанные на SAT методы формальной верификации показали себя как достаточно мощные. Первые два доклада обсудили процедуры верификации корректности SAT-решателей. Третий доклад показал методику обучения для ускорения процесса доказательств. Последний доклад использует основанную на BDD информацию о достижимости для улучшения производительности SAT-решателей. Секции 7D и 10D были посвящены аналоговому и смешанному (аналого-цифровому) проектированию и симуляции аналоговых и смешанных систем. 8. Тестирование Секция 1C "Проблемы микросхем, платформенного проектирования и тестирования в технологиях менее 90 нм" (Организатор: Intel, US). За последние 30 лет производительность микропроцессоров выросла на пять порядков. Развитие технологий будет продолжаться, чтобы удовлетворять все новые требования к производительности процессоров, но возникают и новые проблемы. Становится необходимым значительное улучшение эффективности использования транзистора. Представленные предложения во всех дисциплинах (таких как микроархитектуры, технологии и методологии проектирования, потребление энергии и температура кристалла) решают возникшие проблемы. Тестирование электронных схем в настоящее время составляет до 40% стоимости их производства в полупроводниковой промышленности. И эта цифра все увеличивается в связи с увеличением размеров проектов, повышением уровня интеграции, увеличением количества памяти и аналоговых компонент. Поэтому в данной сессии специальное внимание было уделено влиянию технологических достижений на тестирование и развитие тестовых технологий. Секция 2C "Сжатие тестовых данных" (Организаторы: LIRMM, FR; Politecnico di Torino, IT). Объем данных, требуемых для выполнения современных стратегий тестирования растет угрожающими темпами. Эта сессия представляет новые стратегии сжатия данных для решения данной проблемы. Доклады освещают сжатие данных в проектах, основанных на граничном сканировании (Scan Based Designs) и методы повышения эффективности алгоритмов сжатия. Секция 3C "Последние достижения в DFT и BIST" (Организаторы: Politecnico di Torino, IT; Massachusetts U, Amherst, US). В этой сессии рассмотрены новые подходы к совершенствованию testability (готовности к тестированию) проектов, BIST (Built-In-Self-Test) (встроенное самотестирование) и диагностике. Первый доклад фокусируется на том, как увеличить готовность к тестированию высокопроизводительных конвейерных устройств. Среди вопросов рассмотренных в других докладах: целостность сигналов в SoC, обнаружение неисправностей непосредственно во время эксплуатации, псевдослучайные технологии встроенного самотестирования, идентификация сбойных сканирующих цепочек в BIST. Секция 4C "Тестирование и диагностика задержек" (Организаторы: Infineon, DE; McMaster U, CA). Доклады этой сессии представляют новые методы тестирования и диагностики некорректности задержек и индентификации нетестируемых ошибок. Секция 5C "Creating Value Through Test" (Организаторы: Philips,NL; LSI Logic, US; IBM Boeblingen, DE). Тесты обычно рассматриваются как дьявольская необходимость. Действительно, интегральные схемы могут иметь дефекты изготовления и потому мы должны тестировать ИС для их обнаружения. Однако методы, используемые для тестирования, могут принести дополнительную пользу для разработчиков, производителей и пользователей. В данной сессии показано как тестовая инфраструктура может быть использована для улучшения проектов ИС и печатных плат. Результаты промышленного тестирования очень полезны для улучшения процесса производства и следовательно увеличения выпуска годных ИС. В сессии представляются тестовые технологии, обеспечивающие высокую надежность для критичных к безопасности приложений. Секция 7C "Тестирование и само-восстановление в рабочем режиме" (Органиазторы: STMicroelectronics, FR; Athens U, GR). В этой сессии обсуждались последние достижения в самовосстановлении данных памяти, позволяющие сократить стоимость, а также средства эффективного синтеза паралелельных путей контроля корректности данных, оценки влияния ошибок в программном обеспечении на конвейерные микропроцессоры, и эффективное проектирование самопроверки. Секция 8C "Тестирование систем на кристалле" (Организаторы: ARM, UK; VirageLogic International, AR); В данной сессии представлены инновационные и многообещающие подходы в тестировании SoC. Первый доклад представляет самотестироание с использованием ресурсов CPU на кристалле. Второй доклад описывает программное BIST-решение для встроенной флеш-памяти. Третий доклад сравнивает несколько способов сжатия данных. Оставшиеся три доклада рассматривают различные аспекты проектирования механизмов тестового доступа к встроенным IP-компонентам. Секция 10C "Успехи в генерации тестов" (Организаторы: Intel,US; FhG IIS/EAS Dresden, DE). Предложенны методы генерации тестов связанные с высокоуровневыми описаниями, построением связи между сканируюими схемами и схемами обнаружения неисправностей. Секция 6C (Организаторы:Intel, US; Lancaster U, UK) была посвящена тестированию аналоговых схем. 9. Системное проектирование Секция 4A "Высокоуровневый синтез" (Организаторы: Imperial College London, UK; Erlangen-Nuremberg U, DE). В данной сессии представлены новейшие достижения в генерации арифметических, управляющих и коммуникационных устройств с помощью высокоуровневого архитектурного синтеза. Секция 5A "Моделирование на уровне систем" (Организаторы: Carlos III de Madrid U,ES; Cantabria, U,ES). В первой части сессии рассматривается формальный подход к трансформации проекта из спецификации и описания семантики с помощью SystemC. Во второй части рассматриваются другие языки, полезные при исследовании на системном уровне. Секция 6A "Методы повторного использования IP-компонент и платформенного проектирования" (Организаторы: Carlos III de Madrid U, ES; UP Madrid, ES). Три важных аспекта платформенного проектирования и повторного использования IP-компонент представлены в этой сессии: интеграция семантически различных IP-компонент, новые методологии для сжатия кода, основанные на профилировании и исследование программируемых архитектур для DVB-T ресивера. Секция 7A "Симуляция на системном уровне" (Организаторы: Southampton U, UK; TU Budapest, HU). В этой сессии представлены различные аспекты симуляции на системном уровне. Первый доклад описывает эффективную временную модель для быстрой и точной HW/SW симуляции. Второй доклад предлагает OSM-модель как гибкий метод микроархитектурного моделирования. Третий доклад представляет подход к эмуляции системы команд для быстрого прототипирования SoC. Секция 8A "Исследование проектного пространства" (Организаторы: UC Riverside, US; Philips, NL). Расматриваются проблемы исследования проектного пространства для кеша, мультипроцессора, реконфигурируемой платформы, программно-аппаратных систем. Секция 10A "Оптимизация производительности в совместном проектировании аппаратного и программного обеспечения" (Организаторы: TU Denmark, DK; TIMA Laboratory, FR) В этой сессии рассмотрены методы оптимзации производительности на различных уровнях абстракции: от послойного подхода к производительному моделированию, энергетической оптимизации джо эффективного подхода к совместному исследованию процессора/памяти. Секция 3B Планирование и анализ встроенных систем (Организаторы: Georgia IT, US; Royal IT, SE). Сессия рассмотрела проблемы планирования, временного анализа и распределения задач во встроенных системах реального времени. Было рассмотрено несколько архитектур, в том числе гетерогенные встроенные системы. 10. Уменьшение энергопотребления Методы снижения энергопотребления обсуждались в уже упомянутых выше секциях 6E (Методы энергосберегаюшей разработки программного обеспечения) и 10E (Низкопотребляющее программное обеспечение), а также в трех секциях трека B: Секция 1B "Энерго-эффективные системы памяти" (Организаторы: Penn State U, US; Infineon, DE). Секция посвящена проектированию энерго-эффективных систем памяти. Здесь представлены решения, основанные на разделении, кодировании и планировании, использованными чтобы сократить энергопотребление в различных архитектурах, включая встроенные, VLIW и реконфигурируемые архитектуры. Секция 2B "Проектирование и синтез с учетом энергопотреблениея" (Организаторы: STMicroelectronics, IT; CMU, US). Эта сессия посвящена различным аспектам разработки систем от систем до низкоуровневых абстракций. Первый доклад посвящен сокращению энергопотребления при выполнении DES-шифрования, второй - планированию условных графов задач. Третий представляет новое решении в увеличении гибкости и программируемости ASIC-проектов. Секция 8B "Низкопотребляющие архитектуры" (Организаторы: OFFIS/Oldenburg U, DE; NEC, US). Эта сессия посвящена различным аспектам низкопотребляющих архитектур: системы команд, кодирование данных, оптимизация протоколов и фильтров. Среди интересных секций трека F можно отметить следующие. Секция 4F "Сети на кристалле (Networks-on-Chip)" (Организаторы: EPF Lausanne, CH; Eonic Solutions GmbH, DE). Данная сессия обсуждает проблемы проектирования и архитектурные подходы к реализации сетей на кристалле для мультипроцессорных SoC. Секция 9F2 "Коллективное распределенное проектирование и WWW-средства" (Организаторы: Southampton U, UK; C-LAB Paderborn, DE). Инфраструктура для коллективного распределенного проектирования; сетевая среда проектирования электронных систем; системы для управления и географически распределенные средства и ьазы данных; аспекты безопасности и IP-компонент. Секция 8F "Спецификация и верификация в действии" (Организаторы: Infineon, DE; Robert Bosch GmbH, DE). Эта секция представляет несколько многообещающих подходов к увеличению формально верифицируемых проектов. Обсуждаются примеры практического использования формальной верификации. Заключение Перманентная потребность в более быстрых, более дешевых и все меньших размеров электронных устройствах, в особенности для растущих рынков потребительской электроники и коммуникаций, диктует необходимость выполнения все более сложных проектов за все меньшее время. Поэтому автоматизация проектирования становится стратегической технологией для современных электронных систем, от простых ASIC и встроенных IP-компонент до огромных систем на чипе, скомпонованных из гетерогенных процессоров, взаимодействующих на основе сетевых протоколов. Использование встроенных процессоров в SoC требует возрастающих усилий на разработку методов создания программного обеспечения как части современных электронных систем. Остается огромной проблемой и тестирование таких сложных электронных систем. Все эти проблемы несомненно, найдут свое отражение в DATE 2004, которая состоится в Париже с 29 марта по 2 апреля 2004 года. Для желающих принять в ней участие далее приводится информация о материальной поддержке, которая представлялась участникам DATE 2003 (можно надеятся на нечто подобное и на DATE 2004). Ограниченная поддержка представлялась исследователям из экономически неблагополучных стран - прежде всего стран Центральной и Восточной Европы. Приоритет отдавался студентам и авторам докладов. Обращаться за помощью можно было до 16 января 2003 года - к Marta Rencz . Россияне могли обращаться в РАН к Александру Стемпковскому Члены ACM SIGDA могут обращаться за финансовой поддержкой www.sigda.acm.org/programs/TravelGrant или написав непосредственно Cheng-Kok Koh . В качестве руководства по приоритетам DATE при принятии докладов приведем классификацию дискутируемых тематик, предложенную при анализе материалов DATE 2002 [1] : 1. IP-компоненты, платформы, NoC, реконфигурируемые архитектуры 1.1. IP-компоненты - фундамент проектирования 1.2. Платформы 1.3. Сети на кристалле 1.4. Реконфигурируемые архитектуры 2. Высокоуровневое проектирование : подходы и примеры 2.1. Совместная разработка (симуляция/эмуляция) программного и аппаратного обеспечения 2.2. Проектирование и верификация систем с использованием SystemC 2.3. Методы, системы и примеры совместного проектирования программного и аппаратного обеспечения 2.4. Использование UML для спецификации встроенных систем. 3. Формальная верификация, логический синтез, тестирование и самотестирование 3.1. Формальная верификация цифровых систем 3.2. Логический синтез 3.3. Тестирование и самотестирование 4. Методы снижения энергопотреления В дополнение приведем краткую классификацию тематик DATE 2003: 1. Учебные и учебно-лабораторные семинары. "Моделирование систем с помощью SystemC" "Инфрастуктурные IP-компоненты для поддержки SoC" "Реконфинурируемые вычисления: основы, архитектуры, средства" "Анализ производительности SoC-проектов в области коммуникации" "Мультипроцессорные системы и сети на кристаллле" "Современные достижения в верификации, проверке эквивалентности и SAT-решателях" Учебно-лабораторные семинары (hand-on tutorials) по проектированию портативных электронных систем. - Axis Systems и CoWare, Inc. - Aldec, Inc. и Summit Design - TNI-Valiosys, Sonics Inc., Texas Instruments - ChipVision 2. AMBIENT INTELLIGENCE (окружающая интеллектуальность) 3. RECONFIGURABLE COMPUTING (реконфигурируемые вычисления) 4. Форум разработчиков программного обеспечения 5. Форум разработчиков аппаратного обеспечения 6. Тестирование 7. Системное проектирование 8. Уменьшение энергопотребления Желающие более подробно ознакомиться с материалами DATE могут обратиться к соответствующему сайту: http://www.date-conference.com Литература 1. Долинский М. "Тенденции развития методов и средств автоматизации проектирования встроенных цифровых систем по материалам DATE 2002" Москва, "Компоненты и технологии", No 8, 2002, с. 122-124